검색

... 절반보다 얇게 깎은 뒤 수백 개의 미세 구멍을 뚫어 상단 칩과 하단 칩의 구멍을 전극으로 연결하는 기술로 거대역폭 메모리에 주로 쓰인다. 기존의 와이어 본딩 방식은 칩을 회로기판에 심은 뒤 전기선을 연결하는 것이지만, 실리콘 관통전극 ... DDR4 서버용 D램 모듈의 생산을 시작했고 2015년 11월 26일에는 128GB 서버용 D램 모듈 생산을 시작했다. TSV기술은 차세대 패키징 기술과 더불어 200단 낸드플래시 적층의 한계를 넘어서게 한 일등공신으로 손꼽힌다.

솔리드스테이트드라이브(SSD)뿐 아니라 스마트폰이나 디지털카메라, 메모리카드 등에 장착되는 낸드플래시 메모리를 제어해 데이터를 읽고 쓰고 저장하게 해주는 시스템반도체. 에러·불량섹터를 막아줘 제품 수명을 연장해주고 셀 간 간섭현상을 줄이는 신호처리 등도 맡는다. 두뇌와 같은 역할을 한다.

낸드 플레시 메모리 등 메모리와 ASIC 컨트롤러 칩 등 반도체 를 결합한 저장장치로 기존 하드 디스크 드라이브 (HDD)를 빠르게 대체하고 있다. 움직이는 부품이 없기 때문에 HDD에 비해 소비전력이 낮으며 소음이 없고 충격에 강하며 읽고 쓰는 속도가 빨라 PC 등의 부팅시간을 크게 줄일 수 있다. 삼성전자가 처음 이개념을 공표했고 2006년 후반부터 상용제품이 출시되고 있다. 속도는 HDD 대비 10배, 소비전력은 10분의 1 수준이다. ...

산화물에 가하는 전압에 의해 전류가 흐르는 통로가 생성되고 없어짐에 따른 재료의 저항 변화를 이용해 정보를 저장하는 메모리 . 2011년 7월 삼성전자는 낸드플래시보다 데이터 처리속도가 1000배 빠른 R램 기술을 개발했으며 2016년부터 양산할 계획이다.

D램과 낸드플래시의 특성을 모두 가지고 있어 전력이 끊겨도 데이터 가 사라지지 않는 차세대 메모리 이다. STT-M램은 D램과 구조가 비슷하지만 커패시터 대신 복잡한 구조의 자성층을 형성시키는 메모리다. 이 자성체가 돌면서 빠른 속도로 전자를 이동시킨다. 기술적 한계로 여겨지는 10 나노미터 (㎚) 이하에서도 집적이 가능하며 처리 속도가 빠르고 전력 소모가 적다는 장점이 있다. 2011년 7월 하이닉스와 도시바가 2014년 M램 양산을 ...

자기적 성질을 이용한 차세대 메모리 로 D램과 낸드플래시의 장점을 고루 갖춘 메모리 솔루션이다. 커패시터에 전자를 가둬서 0과 1의 신호로 데이터 를 보관하는 DRAM과 달리 STT-램은 자기터널접합(MTJ, magnetic ... 없이도 정보를 보관할 수 있고 반복 기록 및 재생이 거의 무한하며 속도 S램 수준의 초고속 동작이 가능하며 기존 메모리들보다 소비 전력이 낮다. STT램은 기술적, 물리적 한계로 여겨지고 있는 40 나노미터 이하인 30나노급과 20나노급 ...

대만의 반도체 시장조사 회사인 D램 익스체인지(DRAMeXchange)사에서 발표하는 주요 메모리 의 가격변동을 나타내는 지수. DDR2, NAND Flash 등D램과 관련된 주요한 칩들의 가격을 합해 평균을 내서 산출된다. 변동성 이 심한 메모리 산업의 업황을 정확하게 반영하고 있는 것으로 평가되고 있다.

D램, 플래시 메모리 등 다양한 형태의 메모리 와 비메모리를 하나의 칩에 결합시킨 것. D램의 고용량과 S램의 고속도, 플래시 메모리의 비휘발성과 논리형 반도체 (일종의 인공지능 형 반도체)의 일부 특성 및 장점까지 갖춘 차세대 신개념 반도체다.

셀 하나당 3 비트의 정보를 저장할 수 있는 차세대 낸드 플래시 기술로 하이닉스가 2008년 6월 세계최초로 개발했다. 하나의 낸드 플래시에는 수백억 개의 메모리 셀로 구성되어 있는데, 이 메모리 셀 하나당 1비트의 정보를 ... SLC(Single Level Cell)라고 부른다. 현재 일반적으로 상용화된 MLC(Multi Level Cell) 기술은 메모리 셀 하나당 2 비트의 정보를 저장할 수 있으며, 이처럼 셀당 저장 용량이 늘어나면 필요한 셀의 개수가 절반으로 줄어들어 ...

2007년 10월 삼성전자가 30나노 64기가비트(Gb) 낸드플래시 메모리 를 개발하면서 처음 사용한 기술. SaDPT는 60나노 선폭으로 두번 코팅 공정을 해서 30나노를 구현하는 기존 방식(DPT)으로는 제품 양산이 어려운 점을 극복하기 위해 단 한차례만 코팅 공정을 거친 뒤 산화막을 중간에 넣고 깎아내는 방식으로 이중 회로 패턴을 형성해 30나노를 구현해 낸 신기술이다.